close
Antenna , Design , Manufacture
最近遇到一個問題
當我整顆chip layout完成後
一般的DRC run過ok~ 但run antenna rule的時候
卻會發生一個錯誤
就是我chip中的input clock是以兩個pad differential的形式輸入(使用metal 6)
進chip後兩端並聯一個100歐姆的電阻 進主電路後是接到mos gate端
出現的錯誤應該就是說因為我的PAD面積大 需要有esd保護gate端
我記得只要經過VIA換金屬層走線就能解決
但我這樣做都沒有用~請問是什麼有可能的原因呢?
謝謝
以下內文出自: https://www.ptt.cc/bbs/Electronics/M.1245479925.A.D7F.html1MHz to 70GHz Antenna , Design , ManufactureFT-RF Antenna
文章標籤
全站熱搜
留言列表
